叠瓦已死 拼片将生

前言：

所谓拼片技术是指：在传统组件封装技术基础上，仅通过更换串焊机的方式，实现片间距的大幅缩小和三角焊带的焊接，最终达到比肩叠瓦组件的封装密度。此外拼片技术得益于更高的良率和完全自主的知识产权，当下可量产的拼片组件效率甚至要高于叠瓦组件，基于22.1%量产效率的Perc电池，拼片组件效率可轻松突破20.2%。

（拼片组件对比常规5BB半片组件）

更重要的是，拼片设备的投资成本仅为叠瓦技术的五分之一，又得益于超高的CTM（大于100%）和超高的良率，生产过程中的可变陈本仅为叠瓦的90%。拼片的出现不仅会堵死叠瓦封装工艺的未来之路，更会使得沿用多年的组件封装技术迎来摧枯拉朽式的革命性变化。

正文：

最近半月余我均出差在外调研新一代组件封装技术的具体形态，因出差太久我都挨了家里领导的批评，但是没有关系，只要能弄清楚事实真相，挨批评也是值得的。

半个月的调研，得到一个失望，看到一个希望，于是就有了今天的这个题目：《叠瓦已死，拼片将生》。一如既往，我们先说结论，然后再展开来论述：

1、对于相同效率的电池，拼片技术封装的组件效率不输于叠瓦技术，拼片用一种巧妙的方式，不仅绕开了叠瓦的专利问题，而且还在组件效率上做到了比肩甚至超越叠瓦的水平。

2、在组件效率不输于叠瓦的情况下，拼片的设备成本仅为叠瓦的四分之一，封装过程的可变成本也仅为叠瓦的90%以下，CTM超过100%，在组件效率做到极致的情况下，封装效率也做到了极致水平。

3、我之前写过一篇文章《回顾组件封装进化史，探寻组件技术未来之路》曾对叠瓦技术大加赞赏，而现在我又要提倡拼片才是未来，我是否自相矛盾呢？可能也不全是这样，因为本质上我所提倡的是“高密度”封装方式，拼片做到了和叠瓦一样的封装密度，而成本和良率等参数又要优秀很多，我自然要更加青睐拼片。

一、我们如何评判一个组件封装技术是否优秀？

研究光伏行业多年，我和别人讨论无数，也看别人相互之间讨论无数，我经常看到讨论的两方为一个问题争论的不可开交，面红耳赤；争论了半天下来最终发现两个人根本就没有在一个彼此都可接受框架内去讨论问题，所以从讨论开始之初就注定无法达成一致，而是变成了为辩护自己的无意义的争吵。

正是因为经历过、见证过太多的这样的无意义的争吵，所以我在展开一个问题之初非常注重讨论清楚分析这个问题的框架，这就是我所提倡的：分析问题的结构化思维。我们先从一个彼此都能接受的分析问题的框架出发，再去讨论问题，以数据和事实说话，最终轻易得出有效结论。按照这样的思路出发，复杂问题就会变得简单许多。

我们今天要讨论的问题是：如何评判一个组件封装技术是否优秀？组件封装技术是否优秀至少有两个维度，一个是组件封装效率、另一个是组件封装成本。我们先来看组件封装效率的问题。

我给出的评判组件效率的模型是（后面一节考察成本问题）：

此时我再引入一个组件屏占比的概念，在组件当中我把电池片的总面积和组件的总面积的比值定义为屏占比。即：组件屏占比=电池片面积÷组件面积。就如同手机一样，由于组件需要必不可少的边框以保护电池片，以及汇流条、电池串间隙等必不可少的留白面积，使得组件面积必然大于电池片的总面积。这也就意味着组件屏占比是不可能大于1的，我们尽可能的去接近1，但无法大于1，组件屏占比越是接近1，我们就认为这项组件技术越优秀。把组件屏占比的概念引入公式当中，我们就得到了公式2：

此时我们需要对公式中的CTM项做进一步的解释，CTM的英文原意是Cells to Module，是指电池功率和组件功率的比值。举例来说，60张电池片封装前318瓦，封装后的总功率是307瓦，那么

CTM概念的引入主要用于考察封装的损失，是判断组件封装技术优劣的重要参数，一般而言，由于光伏玻璃的透光率仅为92%，EVA胶膜以及焊带部分也都会对光线有遮挡或耗散，CTM值总是＜100%的，我们把小于1的那一部分叫做“封装损失”。例如上面案例中，从电池片到组件的封装功率损失=100%-96.54%=3.46%。这不只是纯粹的说明案例，事实上当前单晶整片Perc组件的封装CTM均是介于96~97%之间的，单晶Perc电池片对紫外线光吸收能力较强，而光伏玻璃又恰好阻挡了这部分光线的入射，所以Perc电池片封装成为组件的过程中封装损失要更高一些，一般至少在3%以上。

最后影响组件效率的自然就是电池片的效率，但本文要讨论的是组件封装技术，电池片的效率取决于电池片厂商的工艺，而非组件厂商，不是评判组件封装技术优劣的标准。所以在评判组件封装技术优劣时我们忽略这一部分。

至此，我们分析封装效率的核心框架就出来了：判断一种组件技术封装效率是否优秀，最关键的两个核心参数是组件屏占比和CTM（成本部分下一节讨论）。

二、叠瓦的致命软肋在于CTM过低

下面这张图是我近期调研汇总到的一些关键信息，其中拼片技术的这款产品将会在上海SNEC展上首次亮相，我带大家先睹为快。

（需要指出的是，上述数据是基于22%效率的单晶perc电池片做出来的，我们不排除在上海SNEC展上基于更高效率的电池封装出更高效率的组件）

我们可以看到，使用22%效率的电池的拼片技术可以使得组件效率达到20.07%，而同样基于22%效率电池的叠瓦组件效率仅为19.6%。说实话我当时看到这个数据对叠瓦是十分失望的，从理论上说叠瓦组件封装屏占比能做到和拼片一样的水平，但由于生产工艺过于复杂导致良率较低，所以量产的叠瓦组件效率竟然低于拼片组件。如果我们再去看叠瓦CTM数据，对叠瓦的态度就会由失望变为绝望：叠瓦组件CTM仅为95%，这就意味着买回来100张电池片经过划片和叠片封装后，叠瓦组件只能得到95张电池片的功率，相当于扔掉5张电池片。

叠瓦封装的基础原理就必然导致其CTM数据很难看，并且还要低于常规组件，在叠瓦封装模式中，每66张电池片就会有约2.5张电池片被叠瓦的封装方式遮挡而浪费掉，此外，由于叠瓦需要把一张电池片裁成5~6张小的电池条，在激光裁割过程中电池效率也会有较大损失。

在我原先的逻辑中认为：近些年伴随着硅料、硅片、电池片价格连连下滑，整个电站系统成本中“硅”成本占比越来越低，进而使得叠瓦这种“浪费”电池片但能提升组件效率的叠瓦封装方式渐渐变得有经济性可言。直到拼片的出现彻底打乱了原先的逻辑，拼片技术在不浪费电池片的基础上实现了不输于甚至是超越叠瓦的组件效率，这种革命性技术的出现使得叠瓦失去了任何存在的意义。

三、拼片惊人的CTM表现，为何能＞100%？

前面我们科普过CTM（Cells to module）这一概念，对于单晶perc电池片封装成组件这一过程而言，由于光伏玻璃和焊带都会遮挡光线，使得最终组件总功率小于电池片总功率，即CTM＜100%，常规单晶perc整片组件的CTM大约为96.5%，这相当于买来100张电池片，经过封装过程的损耗最终只剩下96.5张，或是相当于扔掉3.5张电池片，我们习惯性的把这些称之为“封损”。我想封损的概念在组件厂的员工心中应当是根深蒂固的，尤其对于单晶perc电池片，封损就像地球在自转、太阳会升起一样理所当然，不容怀疑。

但是拼片技术的出现将会颠覆人们这一习惯性的认知，在拼片技术以后，“封损”的概念将会被扔进历史的垃圾桶，拼片将使我们由“封损”时代进入“封益”时代，使用拼片技术封装组件，非但不浪费任何电池片，对于100张电池片最终封装完成后反倒相当于赠送一些电池。这种有违人们认知常理的惊人CTM值是如何实现的呢？

1、拼片技术全面采用半片封装的方式，电池片测试效率是按照整片来测试的，而采用半切的封装方式可以使得电池的体电阻减半，根据公式P=IR2我们可以得知消耗在副栅和主栅上的功率仅为原先的四分之一，此部分会使得60片组件的总功率提升5~6W，这会使得CTM增加2%。

2、电池片主栅部分遮挡所损耗的功率通过拼片技术的三角焊带把功率找了回来。在电池片测试功率的时候，主栅遮挡部分所损耗的功率默认不计入，而用拼片的三角焊带技术则又把这部分功率找回来，进一步提升CTM值。

四、拼片的半切技术取之精华、去其糟粕

半切工艺无论谁都能用，但常规半切工艺会使得组件面积变大1.5%左右，这主要是由于常规60型组件整片封装上下电池片的间缝隙总共有9个，而半片封装上下电池片的缝隙数量将会翻倍达到18个，半片使得缝隙数量倍增，进而导致组件面积增加，半切带来的收益很大部分被组件面积变大增加的成本而抵消。而拼片技术不一样， 拼片技术最精华的优点就在于消灭上下电池片之间的缝隙（如下图）。